Git-Punch-picture

Git Diagram

  • バージョン管理
  • Git
  • チーム開発
bpy-text-lab

bpy-text-lab

  • Blender
  • bpy
  • FullText
Three.js

Graphics

  • Blender
  • GLSL
  • Three.js
RTL

Hardware Design

  • RTL Design
  • Logical verification
  • FPGA

新着記事

｜VBA , 仕事効率化

文字列が含まれているかどうかを検索するVBA 文字列が含まれるかを返す"InStr"関数"InStr"を使用することで、対象セルにターゲットの文字列が含まれる場合には、見つかった位置を返し、文字列が見つからなかった場合には0を返します。 InStr(Worksheets(sheet_name).Cells( …
続きを読む

｜Linux , 仕事効率化

ワイルドカードや、大文字小文字区別のオン/オフなどを上手く活用して、作業効率を上げ、人的なミスを減らすための効率化複数ファイルから文字列を検索するコマンド コマンドの基本形特定ファイルから特定文字列を検索するコマンド： find {path} -name "{file_name}" - …
続きを読む

｜Linux , 仕事効率化

スクリプトの配置ディレクトリによらず、スクリプトの実行ディレクトリを起点にしてコマンドを実行する場合の記述まとめスクリプトを一か所にまとめて置き、複数の場所で使用した場合、いちいち作業ディレクトリにコピーするのが面倒なので以下の特性を知っておくと便利 目次 …
続きを読む

｜Linux , 仕事効率化

現在の作業ディレクトリによらず、特定のディレクトリに対してコマンドを実行するスクリプトにしたい場合の記述まとめスクリプト実行による意図しないディレクトリ構成の破壊防止にもなるので、明示的にスクリプトの影響が及ぶディレクトリを指定する記述を心掛けたい。 目次 …
続きを読む

｜Git

Gitを用いてバージョン管理するたびに、逐一コマンドの意味を調べながらブラウザに大量にタブを開くより、一枚のポンチ絵でよく使う操作をまとめていたほうが後々分かりやすいので、チーム開発初心者の自分のために、よく使うコマンドをまとめてリポジトリ内を飛び回るための …
続きを読む

｜HDL/RTL , Hardware

企業や大学などにおいても基本無料でHDLをシミュレーションして回路を合成可能なAMD（Xilinx）のVivadoはよく使われていると思います。ですが、ただでさえソフトウェア開発に比べやることの多いRTLでの回路記述～実行までの手順中に、GUI環境の操作に慣れることに必死で肝心 …
続きを読む

｜HDL/RTL , Hardware

HDL初心者ながらにVerilogで簡単な回路を記述して、FPGAに回路を合成したときにソフトウェアとの違いに悩まされた時のメモ症状としては、回路を記述した後に、波形シミュレーションを行い信号線の動きを丁寧に確かめたにも関わらず、実際に回路に実装してみると、まったく動 …
続きを読む

｜HDL/RTL

Verilogで表現したい数値に応じてwireやregのビット幅を考えて手動で入力するのが面倒なので、自動で必要なビット数を割り出してくれるマクロに$clog2というものがあります。ただし、Verilog 2001以前は$clog2がサポートされていないので、自作の関数を使うことでこの問題が …
続きを読む

｜Linux , 環境構築

環境構築を行っていると以下のような、エラーに出会うことが多いエラー： error while loading shared libraries: libtinfo.so.5: cannot open shared object file: No such file or directory内容としては、なにかシステムがライブラリを必要としているが、そんなファイルや …
続きを読む