Git-Punch-picture

Git Diagram

  • バージョン管理
  • Git
  • チーム開発
bpy-text-lab

bpy-text-lab

  • Blender
  • bpy
  • FullText
Three.js

Graphics

  • Blender
  • GLSL
  • Three.js
RTL

Hardware Design

  • RTL Design
  • Logical verification
  • FPGA

カテゴリ：Hardware > HDL/RTL

｜HDL/RTL , Hardware

HDL初心者ながらにVerilogで簡単な回路を記述して、FPGAに回路を合成したときにソフトウェアとの違いに悩まされた時のメモ症状としては、回路を記述した後に、波形シミュレーションを行い信号線の動きを丁寧に確かめたにも関わらず、実際に回路に実装してみると、まったく動 …
続きを読む

｜HDL/RTL

Verilogで表現したい数値に応じてwireやregのビット幅を考えて手動で入力するのが面倒なので、自動で必要なビット数を割り出してくれるマクロに$clog2というものがあります。ただし、Verilog 2001以前は$clog2がサポートされていないので、自作の関数を使うことでこの問題が …
続きを読む